PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-053143

(43)Date of publication of application: 23.02.2001

(51)Int.CI.

H01L 21/768

(21)Application number: 11-224732

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

09.08.1999


(72)Inventor: SAKURAI YASUO

(54) SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND THE SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method and a semiconductor device for improving uniformity in size and shape of contact hole and via contact hole.

SOLUTION: In this semiconductor device, a gate 1, source 2, drain 3 as circuit elements 4 formed on substrate 6 surrounded with an element isolation layer 5 and first metal wiring 9 formed to first interlayer film 7 formed on this substrate 6 are connected via contact holes 10. Moreover, a contact etching stop layer 21 is provided as a protective layer, with which the etching of the contact hole 10 is not allowed to reach the substrate 6 at the contact side with the first interlayer film 7 in the region of the element isolation layer 5 of the substrate 6 and a dummy contact hole 22 is also provided in the region, in contact with the contact etching stop layer 21 of the first interlayer film 7.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号 特開2001-53143

(P2001-53143A)

(43)公開日 平成13年2月23日(2001.2.23)

(51) Int. Cl. 7 H01L 21/768

識別記号

FΙ H01L 21/90

テーマコート (参考)

D 5F033

審査請求 未請求 請求項の数6 OL (全10頁)

(21)出願番号

特願平11-224732

(22)出願日

平成11年8月9日(1999.8.9)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 桜井 康雄

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100068087

弁理士 森本 義弘


Fターム(参考) 5F033 QQ23 QQ37 VV01

(54) 【発明の名称】半導体装置の製造方法と半導体装置

(57)【要約】

【課題】 コンタクトホールやビアコンタクトホールの 寸法や形状の均一性を向上させる半導体装置の製造方法 と半導体装置を提供することを目的とする。

【解決手段】 本発明の半導体装置は、基板6に形成し た素子分離層5で囲まれて形成した回路素子4としての ゲート1, ソース2, ドレイン3と、この基板6に成膜 した第1層間膜7に形成した第1金属配線9とをコンタ クトホール10を介して接続した半導体装置であって、 基板6の素子分離層5の領域で第1層間膜7との当接側 に、コンタクトホール10のエッチングを基板6まで到 達させない保護層としてのコンタクトエッチングストッ プ層 2 1 を設け、第 1 層間膜 7 のコンタクトエッチング ストップ層21と当接する領域にダミーのコンタクトホ ール22を設けたものである。



エッチングストップ層 -のコンタクトホール

【特許請求の範囲】

【請求項1】基板に形成した分離層で囲まれて形成した 回路素子と、前記基板に成膜した絶縁膜に形成した配線 層とをコンタクトホールを介して接続した半導体装置を 製造するに際し、

基板の前記分離層の領域で前記絶縁膜と当接する側に、 コンタクトホールのエッチングを前記基板まで到達させ ない保護層を形成してからこの基板に前記絶縁膜を成膜 し、

前記絶縁膜の前記回路素子と当接する領域にコンタクト 10 ホールをエッチング形成するとともに、前記絶縁膜の前 記保護層と当接する領域にダミーのコンタクトホールを エッチング形成し、

前記コンタクトホールを介して回路素子に接続する配線 層を形成して半導体装置を製造する半導体装置の製造方 法。

【請求項2】基板に形成した回路素子と、前記基板に成 膜した絶縁膜に形成した配線層とをコンタクトホールを 介して接続した半導体装置を製造するに際し、

前記基板の回路素子の配置密度が高い領域に比べて低い 20 領域でこの回路素子の周囲で前記絶縁膜と当接する側 に、コンタクトホールのエッチングを前記基板まで到達 させない保護層を形成してからこの基板に前記絶縁膜を 成膜し、

前記絶縁膜の前記回路素子と当接する領域にコンタクトホールをエッチング形成するとともに、前記絶縁膜の前 記保護層と当接する領域にダミーのコンタクトホールを エッチング形成し、

前記コンタクトホールを介して回路素子に接続する配線 層を形成して半導体装置を製造する半導体装置の製造方 30 法。

【請求項3】基板に積層した複数層の絶縁膜にそれぞれ 配線層を形成しこれらの配線層間をビアコンタクトホールを介して接続した半導体装置を製造するに際し、 形成済みの第1 絶縁時に積層しようとする第2 絶縁時の

形成済みの第1 絶縁膜に積層しようとする第2 絶縁膜のこの第1 絶縁膜との当接側で配線層と接触しない部分に、ビアコンタクトホールのエッチングを前記第1 絶縁膜まで到達させない保護層を形成してからこの第1 絶縁膜に前記第2 絶縁膜を成膜し、

前記第2絶縁膜の前記第1絶縁膜の配線層と接続する箇 40 所にビアコンタクトホールをエッチング形成するととも に、前記第2絶縁膜の保護層を有する領域にダミーのビアコンタクトホールをエッチング形成し、

前記ビアコンタクトホールを介して前記第1絶縁膜と接続する配線層を前記第2絶縁膜に形成して半導体装置を 製造する半導体装置の製造方法。

【請求項4】基板に積層した複数層の絶縁膜にそれぞれ 配線層を形成しこれらの配線層間をビアコンタクトホー ルを介して接続した半導体装置を製造するに際し、

形成済みの第1絶縁膜に積層しようとする第2絶縁膜の 50

ビアコンタクトホールの配置密度が高い領域に比べて低い領域でこのビアコンタクトホールの周囲で前記第1絶縁膜との当接側で配線層と接触しない部分に、ビアコンタクトホールのエッチングを前記第1絶縁膜まで到達させない保護層を形成してからこの第1絶縁膜に前記第2絶縁膜を成膜し、

前記第2絶縁膜の前記第1絶縁膜の配線層と接続する箇所にビアコンタクトホールをエッチング形成するとともに、前記第2絶縁膜の保護層を有する領域にダミーのビアコンタクトホールをエッチング形成し、

前記ビアコンタクトホールを介して前記第1絶縁膜と接続する配線層を前記第2絶縁膜に形成して半導体装置を 製造する半導体装置の製造方法。

【請求項5】基板に形成した分離層で囲まれて形成した 回路素子と、前記基板に成膜した絶縁膜に形成した配線 層とをコンタクトホールを介して接続した半導体装置に おいて、

基板の前記分離層の領域で前記絶縁膜との当接側に、コンタクトホールのエッチングを前記基板まで到達させない保護層を設け、

前記絶縁膜の前記保護層と当接する領域にダミーのコンタクトホールを設けた半導体装置。

【請求項6】基板に積層した複数層の絶縁膜にそれぞれ 配線層を形成しこれらの配線層間をビアコンタクトホー ルを介して接続した半導体装置において、

前記複数層の少なくともいずれかの絶縁膜の下層の絶縁 膜との当接側で配線層と接触しない部分に、ビアコンタ クトホールのエッチングを前記下層の絶縁膜に到達させ ない保護層を設け、

前記絶縁膜の保護層を有する領域にダミーのビアコンタクトホールを設けた半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法と半導体装置に関するものである。

[0002]

【従来の技術】従来の半導体装置は、図7、図8に示すように、ゲート1と拡散層であるソース2、ドレイン3とで構成される能動素子などの回路素子4と、この回路素子4を分離するための素子分離層5とが形成された基板6の上に、第1層間膜7と第2層間膜8とを積層し、第1層間膜7に形成した第1金属配線9をコンタクトホール10を介してゲート1とソース2とドレイン3のそれぞれに接続し、第1層間膜7の第1金属配線9と、第2層間膜8に形成した第2金属配線11とをピアコンタクトホール12を介して接続して構成されている。

【0003】半導体装置のコンタクトホール10やビアコンタクトホール12は、半導体装置の製造上の加工精度に合わせた一定のルールに基づき形成され、回路機能上で必要な箇所にのみ配置している。従って、回路機能

. の密度が半導体装置の表面図上で異なった場合は、コンタクトホール10やビアコンタクトホール12の配置密度も異なって形成されることになる。

[0004]

【発明が解決しようとする課題】例えば、従来の微細化が進んでいないコンタクトホールを配置した半導体装置は、図9に示すように、配置密度の高いコンタクトホール10aが素子分離層5に囲まれた第1の回路素子領域4aに形成され、配置密度の低いコンタクトホール10bが素子分離層5に囲まれた第2の回路素子領域4bに10形成されている。このように、微細化が進んでいないコンタクトホール10a,10bを形成する場合には、このコンタクトホールのサイズが半導体製造上のエッチングのばらつきに対して大きいので、寸法や形状の均一性に差がない。

【0005】しかしながら、微細化が進んだコンタクト ホールを配置した半導体装置は、図10に示すように、 配置密度の高いコンタクトホール10 c が素子分離層 5 に囲まれた第1の回路素子領域4cに形成され、配置密 度の低いコンタクトホール10 d が素子分離層5に囲ま れた第2の回路素子領域4dに形成されている。このよ うに、微細化が進んだコンタクトホール10c, 10d の場合には、このコンタクトホールのサイズが半導体製 造上のエッチングのばらつきに対して大きくないので、 これらのコンタクトホール10c、10dの配置密度が 異なると、半導体装置の製造上、コンタクトホールエッ チングの制御性が低下し、コンタクトホール10c, 1 0 d の寸法や形状の均一性が落ちてしまい、半導体装置 の歩留や品質が低下してしまう問題がある。例えば、エ ッチングパラメータを配置密度の高いコンタクトホール 30 10 c の方に合せてエッチング処理すると、配置密度の 低いコンタクトホール10 dがオーバーエッチングされ たりして、コンタクトホール10c, 10dの寸法や形 状の均一性に差が生じる。

【0006】そこで、微細化が進んだコンタクトホールの寸法や形状の均一性を上げる目的で、図11に示すように、配置密度の低いコンタクトホール10dの周囲の空き領域にダミーのコンタクトホール13を配置することが考えられるが、ダミーのコンタクトホール13は、図12に示すように、基板6にまで到達してしまい、基40板6とのリーク電流が流れてしまうのでダミーのコンタクトホール13が配置できず、前記均一性を改善できない。また、このダミーのコンタクトホール13を基板6に到達させず素子分離層5の内部に位置する程度に止めるよう制御するのは非常に困難で実現不可能である。

【0007】また、図7、図8に示したビアコンタクト にまで到達するのを防止でき、基板との ホール12の配置密度が異なると、前述の微細化が進ん 生させずコンタクトホールの寸法や形状 させるためのダミーのコンタクトホール に、半導体装置の製造上、ビアコンタクトホールエッチ き、コンタクトホールの寸法や形状のサングの制御性が低下し、ビアコンタクトホールの寸法や 50 た半導体装置を製造することができる。

形状の均一性が落ちるという問題がある。そこで、ビアコンタクトホール12の寸法や形状の均一性を上げるために、配置密度の低いビアコンタクトホール12の周囲で回路機能上必要のない空き領域にダミーのビアコンタクトホール(図示せず)を配置することが考えられるが、第1層間膜と第2層間膜との間で短絡して短絡電流が流れてしまうことがあるので、ダミーのビアコンタクトホールが配置できず前記均一性を改善できない。

【0008】本発明は、コンタクトホールやビアコンタクトホールの寸法や形状の均一性を向上させる半導体装置の製造方法と半導体装置を提供することを目的とする。

[0009]

【課題を解決するための手段】本発明の半導体装置の製造方法は、基板に形成した分離層で囲まれて形成した回路素子と、前記基板に成膜した絶縁膜に形成した配線層とをコンタクトホールを介して接続した半導体装置を製造するに際し、基板の前記分離層の領域で前記絶縁膜と当接する側に、コンタクトホールのエッチングを前記基板まで到達させない保護層を形成してからこの基板に前記絶縁膜を成膜し、前記絶縁膜の前記回路素子と当接する領域にコンタクトホールをエッチング形成し、前記コンタクトホールをエッチング形成し、前記コンタクトホールを介して回路素子に接続する配線層を形成して半導体装置を製造するものである。

【0010】本発明によると、コンタクトホールの寸法 や形状の均一性を向上させた半導体装置を製造すること ができる。

[0011]

【発明の実施の形態】本発明の請求項1に記載の発明 は、基板に形成した分離層で囲まれて形成した回路素子 と、前記基板に成膜した絶縁膜に形成した配線層とをコ ンタクトホールを介して接続した半導体装置を製造する に際し、基板の前記分離層の領域で前記絶縁膜と当接す る側に、コンタクトホールのエッチングを前記基板まで 到達させない保護層を形成してからこの基板に前記絶縁 膜を成膜し、前記絶縁膜の前記回路素子と当接する領域 にコンタクトホールをエッチング形成するとともに、前 記絶縁膜の前記保護層と当接する領域にダミーのコンタ クトホールをエッチング形成し、前記コンタクトホール を介して回路素子に接続する配線層を形成して半導体装 置を製造する半導体装置の製造方法としたものであり、 ダミーのコンタクトホールを保護層で確実に止めること ができ、ダミーのコンタクトホールが分離層の下の基板 にまで到達するのを防止でき、基板とのリーク電流を発 生させずコンタクトホールの寸法や形状の均一性を向上 させるためのダミーのコンタクトホールの形成を実現で き、コンタクトホールの寸法や形状の均一性を向上させ

6

.【0012】本発明の請求項2に記載の発明は、基板に 形成した回路素子と、前記基板に成膜した絶縁膜に形成 した配線層とをコンタクトホールを介して接続した半導 体装置を製造するに際し、前記基板の回路素子の配置密 度が高い領域に比べて低い領域でこの回路素子の周囲で 前記絶縁膜と当接する側に、コンタクトホールのエッチ ングを前記基板まで到達させない保護層を形成してから この基板に前記絶縁膜を成膜し、前記絶縁膜の前記回路 素子と当接する領域にコンタクトホールをエッチング形 成するとともに、前記絶縁膜の前記保護層と当接する領 10 域にダミーのコンタクトホールをエッチング形成し、前 記コンタクトホールを介して回路素子に接続する配線層 を形成して半導体装置を製造する半導体装置の製造方法 としたものであり、基板の回路素子の配置密度が低い領 域にダミーのコンタクトホールを形成することができる ので、コンタクトホールの密度を疎密差がないように均 一にでき、コンタクトホールの寸法や形状を均一に形成 することができ、コンタクトホールの寸法や形状の不均 一による半導体装置の歩留低下や品質低下を解消するこ とができる。

【0013】本発明の請求項3に記載の発明は、基板に 積層した複数層の絶縁膜にそれぞれ配線層を形成しこれ らの配線層間をビアコンタクトホールを介して接続した 半導体装置を製造するに際し、形成済みの第1絶縁膜に 積層しようとする第2絶縁膜のこの第1絶縁膜との当接 側で配線層と接触しない部分に、ビアコンタクトホール のエッチングを前記第1絶縁膜まで到達させない保護層 を形成してからこの第1絶縁膜に前記第2絶縁膜を成膜 し、前記第2絶縁膜の前記第1絶縁膜の配線層と接続す る箇所にビアコンタクトホールをエッチング形成すると ともに、前記第2絶縁膜の保護層を有する領域にダミー のビアコンタクトホールをエッチング形成し、前記ビア コンタクトホールを介して前記第1絶縁膜と接続する配 線層を前記第2絶縁膜に形成して半導体装置を製造する 半導体装置の製造方法としたものであり、ダミーのビア コンタクトホールを保護層で確実に止めることができ、 ダミーのビアコンタクトホールが第1絶縁膜の配線層に 接触するのを防止でき、第1絶縁膜の配線層と第2絶縁 膜の配線層とが短絡して短絡電流が流れることを防止で き、ビアコンタクトホールの寸法や形状の均一性を向上 40 させるためのダミーのビアコンタクトホールの形成を実 現でき、ビアコンタクトホールの寸法や形状の均一性を 向上させた半導体装置を製造することができる。

【0014】本発明の請求項4に記載の発明は、基板に 積層した複数層の絶縁膜にそれぞれ配線層を形成しこれ らの配線層間をビアコンタクトホールを介して接続した 半導体装置を製造するに際し、形成済みの第1絶縁膜に 積層しようとする第2絶縁膜のビアコンタクトホールの 配置密度が高い領域に比べて低い領域でこのビアコンタ クトホールの周囲で前記第1絶縁膜との当接側で配線層 50

と接触しない部分に、ビアコンタクトホールのエッチン グを前記第1絶縁膜まで到達させない保護層を形成して からこの第1絶縁膜に前記第2絶縁膜を成膜し、前記第 2 絶縁膜の前記第1 絶縁膜の配線層と接続する箇所にビ アコンタクトホールをエッチング形成するとともに、前 記第2絶縁膜の保護層を有する領域にダミーのビアコン タクトホールをエッチング形成し、前記ビアコンタクト ホールを介して前記第1絶縁膜と接続する配線層を前記 第2絶縁膜に形成して半導体装置を製造する半導体装置 の製造方法としたものであり、第2絶縁膜のビアコンタ クトホールの配置密度が低い領域にダミーのビアコンタ クトホールを形成することができるので、ビアコンタク トホールの密度を疎密差がないように均一にでき、ビア コンタクトホールの寸法や形状を均一に形成することが でき、ビアコンタクトホールの寸法や形状の不均一によ る半導体装置の歩留低下や品質低下を解消することがで きる。

【0015】本発明の請求項5に記載の発明は、基板に 形成した分離層で囲まれて形成した回路素子と、前記基 20 板に成膜した絶縁膜に形成した配線層とをコンタクトホ ールを介して接続した半導体装置において、基板の前記 分離層の領域で前記絶縁膜との当接側に、コンタクトホ ールのエッチングを前記基板まで到達させない保護層を 設け、前記絶縁膜の前記保護層と当接する領域にダミー のコンタクトホールを設けた半導体装置としたものであ り、コンタクトホールの寸法や形状の均一性を向上させ た半導体装置を得ることができる。

【0016】本発明の請求項6に記載の発明は、基板に 積層した複数層の絶縁膜にそれぞれ配線層を形成しこれ らの配線層間をビアコンタクトホールを介して接続した 半導体装置において、前記複数層の少なくともいずれか の絶縁膜の下層の絶縁膜との当接側で配線層と接触しな い部分に、ビアコンタクトホールのエッチングを前記下 層の絶縁膜に到達させない保護層を設け、前記絶縁膜の 保護層を有する領域にダミーのビアコンタクトホールを 設けた半導体装置としたものであり、ビアコンタクトホ ールの寸法や形状の均一性を向上させた半導体装置を得 ることができる。

【0017】以下、本発明の半導体装置の製造方法と半 導体装置を具体的な実施の形態に基づいて説明する。

(実施の形態1) 図1, 図2に示した本発明の実施の形 態1の半導体装置は、前述の従来例と同様に、基板6に 形成した分離層としての素子分離層5で囲まれて形成し た回路素子4としてのゲート1, ソース2, ドレイン3 と、この基板6に成膜した絶縁膜としての第1層間膜7 に形成した配線層としての第1金属配線9とをコンタク トホール10を介して接続した半導体装置であって、基 板6の素子分離層5の領域で第1層間膜7との当接側 に、コンタクトホール10のエッチングを基板6まで到 達させない保護層としてのコンタクトエッチングストッ

. プ層21を設け、第1層間膜7のコンタクトエッチング ストップ層21と当接する領域にダミーのコンタクトホ ール22を設けた点が前述の従来例とは異なっている。 【0018】このコンタクトエッチングストップ層21 としては、例えば、ポリシリコン膜などがある。このコ ンタクトエッチングストップ層21を形成する箇所とし ては、例えば、基板6における回路素子4の配置密度が 高い領域に比べて低い領域でこの回路素子4の周囲で第 1層間膜7との当接側に形成している。ダミーのコンタ クトホール22には、第1金属配線9とは電気的に独立 10 したダミーパターン23を形成したり、第1金属配線9 を接続したりしているが、いずれも回路機能に影響を及 ぼさない。

【0019】ここで、この実施の形態1の半導体装置の 製造プロセスを、図3を用いて説明する。図3(a)に 示すように、内部に素子分離層5が形成された基板6の 上にポリシリコン膜1aを成膜し、このポリシリコン膜 1 a の上でゲート1を形成する箇所とコンタクトエッチ ングストップ層21を形成する箇所とに第1レジスト2 4 a を形成する。図3(b)に示すように、第1レジス 20 ト24aを有さない部分のポリシリコン膜1aをエッチ ングしてゲート1とコンタクトエッチングストップ層2 1とを形成する。

【0020】図3(c)に示すように、ソース2とドレ イン3を形成しようとする箇所に不純物を注入してこの ソース2とドレイン3を形成する。その後に、図3

(d) に示すように、第1レジスト24aを除去してこ の基板6の上に第1層間膜7を形成し、この第1層間膜 7の上に第2レジスト24bを形成する。図3 (e) に 示すように、第1層間膜7の第2レジスト24bを有さ ない部分をエッチングしてコンタクトホール10を形成 する。具体的には、ゲート1,ソース2,ドレイン3に はコンタクトホール10が形成され、同時に、コンタク トエッチングストップ層21にはダミーのコンタクトホ ール22が形成されることになる。ここでは、コンタク トエッチングストップ層21に形成されたコンタクトホ ール10を、説明上、ダミーのコンタクトホール22と 呼ぶことにする。

【0021】図3(f)に示すように、第1層間膜7の 上に形成した第2レジスト24bを除去してアルミニウ 40 ム9aを成膜し、コンタクトホール10を介してそれぞ れのゲート1、ソース2、ドレイン3と接続させる第1 金属配線9と、ダミーのコンタクトホール22を介して コンタクトエッチングストップ層21と接続させるダミ ーパターン23とを形成する箇所に第3レジスト24c を形成する。

【0022】図3 (g) に示すように、アルミニウム9 aをエッチングして第1金属配線9とダミーパターン2 3とを同時に形成する。このダミーパターン23は、第 導体装置の回路機能に問題ないものである。図3 (h) に示すように、第1金属配線9とダミーパターン23と の上の第3レジスト24cを除去して第2層間膜8を形 成し、第1層間膜7の上に形成した第1金属配線9と接 続するためのビアコンタクトホール12を形成する箇所 を除いた第2層間膜8の部分に第4レジスト24dを形 成する。

8

【0023】その後に、第2層間膜8の第4レジスト2 4 dを有さない部分をエッチングしてビアコンタクトホ ール12を形成し、この第4レジスト24dを除去して アルミニウムを第2層間膜8の上に成膜し、このアルミ ニウムをエッチングして第2金属配線11を形成し、図 2, 図3に示すような半導体装置を製造する。このよう に構成したため、基板6における回路素子4の配置密度 が高い領域に比べて低い領域でこの回路素子4の周囲に ダミーのコンタクトホール22を形成することができる ので、コンタクトホール10の密度を疎密差がないよう に均一にでき、コンタクトホール10の寸法や形状を均 一に形成することができ、コンタクトホール10の寸法 や形状の不均一による半導体装置の歩留低下や品質低下 を解消することができる。

【0024】具体的には、ダミーのコンタクトホール2 2は、基板6に設けられたコンタクトエッチングストッ プ層21の上に形成しているので、このコンタクトエッ チングストップ層21でダミーのコンタクトホール22 が確実に止まり、ダミーのコンタクトホール22が素子 分離層5の下の基板6にまで到達するのを防止でき、基 板6とのリーク電流を発生させないダミーのコンタクト ホール22の形成を実現でき、このダミーのコンタクト ホール2.2と接続されるダミーパターン23を、第1金 属配線9とは電気的に独立させて形成したり、第1金属 配線9と接続されていても素子分離層5の上に形成され ているので、半導体装置の回路機能に影響を及ぼすこと がなくダミーパターン23の配置を実現できる。

【0025】 (実施の形態2) 図4, 図5に示した本実 施の形態2の半導体装置は、前述の従来例と同様に、基 板6に積層した複数層の絶縁膜としての第1,第2層間 膜7,8にそれぞれ配線層としての第1,第2金属配線 9,11を形成しこの第1,第2金属配線9,11の間 をビアコンタクトホール12を介して接続した半導体装 置であって、第2層間膜8の第1層間膜7との当接側で 第1金属配線9と接触しない部分に、ビアコンタクトホ ール12のエッチングを第1層間膜7に到達させない保 護層としてのビアコンタクトエッチングストップ層25 を設け、第2層間膜8のビアコンタクトエッチングスト ップ層25を有する領域にダミーのビアコンタクトホー ル26を設けた点が前述の従来例とは異なっている。

【0026】このビアコンタクトエッチングストップ層 25としては、例えば、ポリシリコン膜などがある。こ 1 金属配線 9 とは電気的に独立して非接続であり、本半 50 のビアコンタクトエッチングストップ層 2 5 を形成する

. 箇所としては、例えば、第2層間膜8におけるビアコン タクトホール12の配置密度が高い領域に比べて低い領 域でこのビアコンタクトホール12の周囲で第1層間膜 7との当接側で第1金属配線9と接触しない部分として いる。ダミーのビアコンタクトホール26には、第1. 第2金属配線9,11とは電気的に独立したダミーパタ ーン27を形成している。

【0027】ここで、この実施の形態1の半導体装置の 製造プロセスを、図6を用いて説明する。図6 (a) に ゲート1,ソース2,ドレイン3が形成された基板6の 上に第1層間膜7を形成し、この第1層間膜7の上にア ルミニウム1aを成膜する。図6(b)に示すように、 成膜したアルミニウム1 a の上で第1金属配線9を形成 する箇所とビアコンタクトエッチングストップ層25を 形成する箇所とに第3レジスト24cを形成する。

【0028】図6 (c) に示すように、アルミニウム1 aの第3レジスト24cを有さない部分をエッチングし て、ゲート1,ソース2,ドレイン3とにコンタクトホ ール10を介して接続される第1金属配線9と、この第 20 1金属配線9とは電気的に独立で非接続であるビアコン タクトエッチングストップ層25とを形成する。第1金 属配線9とビアコンタクトエッチングストップ層25と・ の上の第3レジスト24cを除去した後に、図6(d) に示すように、第2層間膜8を形成し、ビアコンタクト ホール12を形成する箇所とダミーのピアコンタクトホ ール26をが形成する箇所とを除いて第4レジスト24 dを形成する。

【0029】図6 (e) に示すように、第2層間膜8の 第4レジスト24dを有さない部分をエッチングしてビ 30 アコンタクトホール12を形成する。具体的には、第1 金属配線9にはビアコンタクトホール12が形成され、 同時に、ビアコンタクトエッチングストップ層25には ・ダミーのビアコンタクトホール26が形成されることに なる。ここでは、ビアコンタクトエッチングストップ層・ 25に形成されたビアコンタクトホール12を、説明 上、ダミーのビアコンタクトホール26と呼ぶことにす る。

【0030】図6 (f) に示すように、第2層間膜8の 上の第4レジスト24dを除去してアルミニウム11a 40 を成膜する。図6 (g) に示すように、ビアコンタクト ホール12介して第1金属配線9と接続される第2金属 配線11と、ダミーのビアコンタクトホール26を介し てビアコンタクトエッチングストップ層25と接続され るダミーパターン27とを形成する箇所に第5レジスト 24 e を形成する。このダミーパターン27は、第1, 第2金属配線9,11とは電気的に独立して非接続であ り、本半導体装置の回路機能に問題ないものである。

【0031】図6 (h) に示すように、第2の層間膜8

4 e を有さない部分をエッチングして第2金属配線11 とダミーパターン27とを同時に形成し、第2金属配線 11とダミーパターン27との上の第5レジスト24e を除去し、図4, 図5に示すような半導体装置を製造す る。

【0032】このように構成したため、第2層間膜8に おけるビアコンタクトホール12の配置密度が高い領域 に比べて低い領域でこのビアコンタクトホール12の周 囲で第1層間膜7との当接側で第1金属配線9と接触し 示すように、素子分離層 5 の内側に回路素子 4 としての 10 ない部分に、ダミーのビアコンタクトホール 2 6 を形成 することができるので、ビアコンタクトホール12の密 度を疎密差がないように均一にでき、ビアコンタクトホ ール12の寸法や形状を均一に形成することができ、ビ アコンタクトホール12の寸法や形状の不均一による半 導体装置の歩留低下や品質低下を解消することができ る。

> 【0033】具体的には、ダミーのビアコンタクトホー・ ル26は、ビアコンタクトエッチングストップ層25の 上に形成しているので、ダミーのビアコンタクトホール 28をビアコンタクトエッチングストップ層25で確実 に止めることができ、ダミーのビアコンタクトホール2 6が第1層間膜7の第1金属配線9に接触するのを防止 でき、第1層間膜7の第1金属配線9と第2層間膜8の 第2金属配線11とが短絡して短絡電流が流れることを 防止できるダミーのビアコンタクトホール26の形成を 実現でき、このダミーのビアコンタクトホール26と接 続されるダミーパターン27を、第1,第2金属配線 9,11とは電気的に独立させて形成しているので、半 導体装置の回路機能に影響を及ぼすことがないダミーパ ターン27の配置を実現できる。

【0034】この実施の形態2では、基板の上に2層の 絶縁膜を形成しているが、基板の上に3層以上の絶縁膜 を形成し、2層目以外の何れの絶縁膜に保護層とダミー のビアコンタクトホールとを設けた場合であっても、前 述と同様の効果を有し、全ての絶縁膜に保護層とダミー のビアコンタクトホールとを設けた場合には、全ての絶 縁膜におけるビアコンタクトホールの寸法や形状の均一 性を向上させることができる。

【0035】なお、前述の実施の形態1では、第1絶縁 膜に設けるコンタクトホールの寸法や形状の均一性を向 上させていて、前述の実施の形態2では、第2絶縁膜に 設けるビアコンタクトホールの寸法や形状の均一性を向 上させているが、これらの両方を実行した場合には、コ ンタクトホールの寸法や形状の均一性と、ビアコンタク トホールの寸法や形状の均一性とをともに向上させた半 導体装置を得ることができる。

[0036]

【発明の効果】以上のように本発明の半導体装置の製造 方法によれば、基板に形成した分離層で囲まれて形成し の上に成膜されたアルミニウム11aの第5レジスト2 50 た回路素子と、前記基板に成膜した絶縁膜に形成した配 線層とをコンタクトホールを介して接続した半導体装置を製造するに際し、基板の前記分離層の領域で前記絶縁膜と当接する側に、コンタクトホールのエッチングを前記基板まで到達させない保護層を形成してからこの基板に前記絶縁膜を成膜し、前記絶縁膜の前記回路素子と当接する領域にコンタクトホールをエッチング形成するとともに、前記絶縁膜の前記保護層と当接する領域にダミーのコンタクトホールをエッチング形成し、前記コンタクトホールを介して回路素子に接続する配線層を形成して半導体装置を製造することにより、ダミーのコンタクトホールを保護層で確実に止めることができ、ダミーのコンタクトホールが分離層の下の基板にまで到達するのを防止でき、基板とのリーク電流を発生させずコンタクトホールの寸法や形状の均一性を向上させるためのダミ

ーのコンタクトホールの形成を実現でき、コンタクトホ

ールの寸法や形状の均一性を向上させた半導体装置を製

造することができる。

11

【0037】基板の前記保護層を形成する箇所を、基板の回路素子の配置密度が高い領域に比べて低い領域でこの回路素子の周囲で前記絶縁膜と当接する側とする半導 20体装置の製造方法の場合には、基板の回路素子の配置密度が低い領域にダミーのコンタクトホールを形成することができるので、コンタクトホールの可法や形状を均一に形成することができ、コンタクトホールの可法や形状を均一に形成することができ、コンタクトホールの可法や形状の不均一による半導体装置の歩留低下や品質低下を解消することができる。

【0038】また、前述とは別の本発明の半導体装置の 製造方法によれば、基板に積層した複数層の絶縁膜にそ れぞれ配線層を形成しこれらの配線層間をビアコンタク トホールを介して接続した半導体装置を製造するに際 し、形成済みの第1絶縁膜に積層しようとする第2絶縁 膜のこの第1絶縁膜との当接側で配線層と接触しない部 分に、ビアコンタクトホールのエッチングを前記第1絶 縁膜まで到達させない保護層を形成してからこの第1絶 縁膜に前記第2絶縁膜を成膜し、前記第2絶縁膜の前記 第1絶縁膜の配線層と接続する箇所にビアコンタクトホ ールをエッチング形成するとともに、前記第2絶縁膜の 保護層を有する領域にダミーのビアコンタクトホールを エッチング形成し、前記ビアコンタクトホールを介して 40 前記第1絶縁膜と接続する配線層を前記第2絶縁膜に形 成して半導体装置を製造することにより、ダミーのビア コンタクトホールを保護層で確実に止めることができ、 ダミーのビアコンタクトホールが第1絶縁膜の配線層に 接触するのを防止でき、第1絶縁膜の配線層と第2絶縁 膜の配線層とが短絡して短絡電流が流れることを防止で き、ビアコンタクトホールの寸法や形状の均一性を向上 させるためのダミーのビアコンタクトホールの形成を実 現でき、ビアコンタクトホールの寸法や形状の均一性を 向上させた半導体装置を製造することができる。

【0039】第2絶縁膜の前記保護層を形成する箇所を、第2絶縁膜のビアコンタクトホールの配置密度が高い領域に比べて低い領域でこのビアコンタクトホールの周囲で第1絶縁膜との当接側で配線層と接触しない部分とする半導体装置の製造方法の場合には、第2絶縁膜のビアコンタクトホールの配置密度が低い領域にダミーのビアコンタクトホールを形成することができるので、ビアコンタクトホールの密度を疎密差がないように均一にでき、ビアコンタクトホールの寸法や形状を均一に形成することができ、ビアコンタクトホールの寸法や形状を均一に形成することができ、ビアコンタクトホールの寸法や形状の不均一による半導体装置の歩留低下や品質低下を解消することができる。

12

【0040】また、本発明の半導体装置によれば、分離層で囲まれた回路素子を形成した基板のこの分離層の領域で絶縁膜との当接側に、コンタクトホールのエッチングを前記基板まで到達させない保護層を設け、前記絶縁膜の前記保護層と当接する領域にダミーのコンタクトホールを設けたことにより、コンタクトホールの寸法や形状の均一性を向上させた半導体装置を得ることができる。

【0041】また、前述とは別の本発明の半導体装置によれば、基板に積層した複数層の絶縁膜にそれぞれ配線層を形成しこれらの配線層間をビアコンタクトホールを介して接続した半導体装置において、前記複数層の少なくともいずれかの絶縁膜の下層の絶縁膜との当接側で配線層と接触しない部分に、ビアコンタクトホールのエッチングを前記下層の絶縁膜に到達させない保護層を設け、前記絶縁膜の保護層を有する領域にダミーのビアコンタクトホールを設けたことにより、ビアコンタクトホールの寸法や形状の均一性を向上させた半導体装置を得ることができる。

【図面の簡単な説明】

【図1】本発明の実施の形態1の半導体装置の要部を示す でである。

【図2】図1に示した半導体装置のA-A'の断面図

【図3】同実施の形態1の半導体装置の製造プロセスを 説明する断面図

【図4】本発明の実施の形態2の半導体装置の要部を示す平面図

) 【図5】図4に示した半導体装置のB-B'の断面図

【図6】同実施の形態2の半導体装置の製造プロセスを 説明する断面図

【図7】従来の半導体装置の要部を示す平面図

【図8】図7に示した従来の半導体装置のC-C'断面

【図9】従来の微細化していないコンタクトホールを配置した半導体装置の要部平面図

【図10】従来の微細化したコンタクトホールを配置した半導体装置の要部平面図

0 【図11】図10に示した半導体装置にダミーのコンタ


- クトホールを配置した要部平面図

【図12】図11に示した半導体装置のD-D'の断面図

【符号の説明】


- 1 ゲート
- 2 ソース
- 3 ドレイン
- 4 回路素子
- 5 素子分離層
- 6 基板
- 7 第1層間膜

【図1】




10 コンタクトホール 12 ピアコンタクトホール 21 コンタクトエッチングストップA 22 ダミーのコンタクトホール

【図5】





- 8 第2層間膜
- 9 第1金属配線
- 10 コンタクトホール
- 11 第2金属配線
- 12 ビアコンタクトホール
- 21 コンタクトエッチングストップ層
- 22 ダミーのコンタクトホール
- 23 ダミーパターン
- 25 ビアコンタクトエッチングストップ層
- 10 26 ダミーのビアコンタクトホール
 - 27 ダミーパターン

【図2】




【図3】







10 コンタクトホール 12 ピアコンタクトホール 25 ピアコンタクトエッチングストップ層 26 ダミーのピアコンタクトホール 27 ダミーパターン

【図7】







【図8】

